mentor calibre DRC错误分析及修改
mentor calibre LVS错误分析及修改
如何通过virtuoso导入GDSII、导出GDSII，集成电路版图设计技能分享
Virtuoso Layout XL功能演示：电路图与版图对应关系更新方法
[集创赛]cadence virtuoso IC618/DRC/LVS使用教程
IC618版图窗口找不到Calibre？教你将Calibre嵌入Virtuoso的方法
0.18um BCD工艺模拟IC设计合集：电路仿真、版图设计、DRC/LVS/PEX验证改错
集成电路模拟版图设计--IC618零基础入门教程
Linux基础-vi编辑器使用
virtuoso常用快捷键操作，高效画版图
Smic 0.18um PDK版图设计0基础入门：PMOS器件识别与常用设计规则查看
芯片模拟版图设计-cadence virtuoso-IC618-calibre-DRC/LVS零基础入门教程
这颗芯片会毁掉你的电路
手把手教你使用virtuoso做差分对版图设计与验证(DRC/LVS)-对称匹配
virtuoso INV反相器版图设计与物理验证（DRC/LVS）
cadence virtuoso IC618 vmware虚拟机安装及EDA工具启动(含视频配套工艺库PDK）
cadence virtuoso 导出电路图网表
cadence virtuoso layout-XL 功能介绍及快捷键运用
LTspice软件介绍——ADI LTspice仿真课程
模拟版图设计：0.18um-ee PDK工艺库识别-grid查询及DRC流程演示
