明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用
明德扬FPGA交流群：572300642
公众号：明德扬FPGA科教
（本课程是明德扬2014和2017年录制的视频，最近内容有非常大的变化，可以移步学习最新语法课程-至简设计原理与应用-入门课程，评论区有链接）
快速掌握（本部分是学习verilog的重要部分，配有verilog语法介绍和训练题目，大部分都包含有视频。verilog内容有很多，但如果是设计的话，我们只用了很少一部分内容，明德扬的VERILOG就是学习设计部分，所以才称之为快速掌握。）
视频选集
（28/36）
01verilog快速掌握-程序设计
23:19
真正手把手教你学波形图
01:29
02verilog快速掌握之模块例化
08:27
03verilog快速掌握之运算符
15:24
04verilog之简单模块设计练习说明
03:30
05verilog之简单模块练习答案
12:25
06verilog之复杂模块设计练习说明
03:24
07verilog之复杂模块设计练习答案
17:53
08verilog之语法改错1练习说明
02:54
09verilog之语法改错2练习说明
02:54
10verilog之语法改错练习3说明
02:54
11verilog之电路转代码1练习说明
03:26
12verilog之电路转代码2练习说明
03:23
13模块设计模板
09:54
01明德扬规范
43:21
04一个always只设计一个信号
19:25
01测试文件编写技巧 002300000395
12:46
02测试文件模板 002300000396
07:27
03测试文件之第一个测试文件练习 002300000397
02:50
04测试文件之第一个测试文件练习答案 002300000398
13:55
06测试文件之产生以太网测试包文练习说明 002300000399
12:05
07测试文件之产生以太网测试包文练习答案 002300000400
21:04
08测试文件之测试文件for循环的使用练习说明
03:38
09测试文件之测试文件for循环的使用练习答案 002300000402
13:32
10测试文件之利用random产生随机数练习说明 002300000403
03:33
11测试文件之利用random产生随机数练习答案 002300000404
07:08
12测试文件之利用random产生不同概率练习说明 002300000405
02:57
13测试文件之利用random产生不同概率练习答案 002300000406
15:10
第九期在线答疑(151219)_经典笔试题5
53:47
01 D触发器及代码
08:07
02 FPGA设计思维
11:38
03 我们的第一个设计
19:03
04 我们的第一个设计思路
15:04
05 第一个设计语法总结
18:24
06 我们的第二个设计-串口
02:10
07 我们的第二个设计-串口思路
23:56
顶部