【数字芯片设计进阶】静态时序分析 Static Timing Analysis
新新新手Icer练习（六）：静态时序分析，深入了解建立时间、保持时间及其裕量分析
如何分析STA时序报告（timing report）
6小时掌握Verilog语法
4-Synopsys TCL语言入门
FPGA时序约束教程
1-课程概述
【从零开始学芯片设计】第一课从Well(阱)开始
第七章 时序逻辑电路设计
【ASIC】时序分析实例之如何看懂时序报告
时序约束终章：再谈multicycle_path
SpinalHDL语言入门概述
【数字集成电路】期末考试题串讲|半小时急速复习版|集成电路分析与设计知识点总结
FPGA_时序约束-时序分析
2-TCL语言入门-变量列表
高中阶段什么类型的学生适合报考集成电路专业
数字集成电路逻辑努力
【数字IC/FPGA时序约束篇】建立时间与保持时间分析
数字集成电路期末复习-第一章
【西电】 数字集成电路
