数字集成电路静态时序分析基础
课件可在www.dizhixiong.cn下载。时序收敛是数字集成电路和FPGA都极为关注的指标。本课程以经典书籍《Static Timing Analysis for Nanometer Designs: A Practical Approach》为教材，辅以时序分析笔试题。本课程受到南京ICisC及其旗下的“IC创新学院”、“南京集成电路大学”支持。本课程同时在“IC创新学院”与B站本账号播放，拒绝任何形式的转载。欢迎关注公众号“硬件加速与EDA”。
视频选集
（1/16）
1-课程概述
26:01
2-TCL语言入门-变量列表
29:24
3-TCL语言入门-正则文本
31:07
4-Synopsys TCL语言入门
36:47
5-STA基本概念
25:12
6-标准单元库
27:11
7-STA环境-1
28:10
7-STA环境-2
31:11
8-建立时间与保持时间检查
37:08
9-特殊时序检查-多周期半周期伪路径
22:34
10-特殊时序检查-多时钟
25:31
11-Robust Verification
22:39
12-Time Borrowing
21:00
13-Data_to_Data check
12:44
14-CLock_Gating_Checks
39:36
15-习题讲解
18:08
顶部