【零基础轻松学习FPGA】小梅哥Xilinx FPGA基础入门到项目应用培训教程
小梅哥全新推出的基于Xilinx FPGA的视频课程，结合多年培训和技术支持经验，更详细，更生动，更有含金量。
视频内容包括：
串口UART、SPI、I2C、USB、DDR3、RAM、ROM、FIFO、以太网
手把手教学，现场写代码，调试分析。
回归搜索的本质！没有广告，直达结果！
视频选集
（1/147）
自动连播
01 课程学习方法与要求说明
30:19
02A 通用的FPGA开发流程介绍
34:06
02B 基于Vivado的FPGA开发流程实践
01:03:04
03 组合逻辑38译码器实现与相关语法基础
52:14
04 时序逻辑计数器设计与相关语法
48:22
05A Verilog基础语法与应用讲解1-位操作
47:14
05B Verilog基础语法与应用讲解2-参数化设计
18:24
06 使用参数化设计实现模块的重用
16:13
07A 从计数器到可控线性序列机1
01:11:54
07B 受控线性序列机课题的实现
24:24
08 阻塞赋值与非阻塞赋值详解
47:23
09A 串口通信发送原理
23:52
09B 串口通信发送的Verilog设计与调试
57:44
10A 串口发送应用之发送数据
50:04
11 串口发送应用之采用状态机实现多字节数据发送
52:46
12A 串口接收原理与思路
20:03
12B 串口接收程序设计与调试
01:17:09
12C 巧用位操作优化串口接收逻辑设计
05:18
13 串口接收模块的项目应用案例
01:10:12
15A 基于状态机的按键消抖原理与状态转移图
32:42
15B 基于状态机的按键消抖Verilog实现
29:31
15C 基于Verilog系统函数语法的按键抖动模拟与仿真
28:05
16 亚稳态现象原理与解决方案
58:14
17A 数码管段码显示与动态扫描原理
18:46
17B 数码管动态扫描显示数字逻辑建模
15:55
17C 数码管动态扫描显示的Verilog实现
33:28
17D 使能时钟和门控时钟的原理与差异
11:00
18 串行移位寄存器原理详解
45:42
19 SPI接口的74HC595驱动数码管实验
53:39
20 【项目实战】基于串口校时的数字钟设计
04:45
21A 认识并理解FPGA中的存储器模型
31:28
21B 学习使用Vivado中的存储器资源
40:56
22A DDS原理详解
33:01
22B DDS结构的FPGA实现
40:01
22C 基于AD9767高速DAC的DDS信号发生器
50:07
22D 时钟管理单元简单介绍与应用
53:21
23A VGA成像原理与时序详解
35:48
23B VGA控制器Verilog设计与实现
33:16
23C VGA控制器时序仿真调试
22:20
23D VGA控制器板级验证方法
37:16
23E 多分辨率适配VGA控制器设计
30:59
24 RGB TFT显示屏原理与驱动实现
30:37
25A 嵌入式块存储器RAM的介绍
37:30
25B 串口传图到RAM并TFT显示案例设计与实现之串口接收图像写入RAM
38:10
25C 串口传图到RAM并TFT显示系统设计与调试
46:19
26A FIFO模型与应用场景详解
44:10
29A DDR3原理与应用简介
38:05
29B DDR3控制器MIG配置详解
43:31
29C DDR3控制器User Interface详解
49:13
30A CY7C68013型USB2.0芯片介绍
44:48
30B USB应用电路和开发软件包介绍
21:02
30C USB2.0传输之基本片上回环功能实验演示
24:12
30D SlaveFIFO模式概念和功能介绍
32:50
30E SlaveFIFO固件程序解读及FPGA回环测试实验
31:31
03A_基于ACX720开发板的FPGA设计流程-Verilog输入
32:42
03B_基于ACX720开发板的FPGA设计流程-仿真验证
43:29
03C_基于ACX720开发板的FPGA设计流程-板级验证
32:17
05A_三八译码器verilog实现
30:10
05B_三八译码器仿真验证
15:02
05C_三八译码器板级验证
17:12
06A_时序逻辑原理之D触发器与计数器原理详解
17:21
06B_时序逻辑计数器的Verilog实现
33:03
06C_时序逻辑计数器设计仿真验证
20:15
06D_时序逻辑计数器设计板级验证
16:48
07A_使用移位和38译码器原理实现LED流水灯
28:55
07B_使用循环移位实现LED流水灯
07:27
07C_使用38译码器原理实现LED流水灯
13:06
08_Verilog参数化设计原理与方法
21:56
09_使用参数化设计实现模块的重用
30:09
10_详解阻塞值与非阻塞值
18:14
11A_线性序列机原理与应用-任务1
20:34
11B_线性序列机原理与应用-任务2
26:48
11C_线性序列机原理与应用-任务3
17:39
11D_线性序列机原理与应用-任务4
46:22
12A_串口通信发送原理
34:40
12B_UART串口发送逻辑设计要点分析
19:00
12C_UART串口发送逻辑Verilog设计与仿真验证
57:18
12D_UART串口发送逻辑优化
27:28
13A_UART串口接收逻辑设计要点分析
27:13
13B_UART串口接收逻辑的Verilog设计与验证
54:13
13C_UART串口接收设计优化
14:33
14_亚稳态原理危害及应对方法详解
17:12
15A_基于状态机的按键消抖原理与状态转移图
21:10
15B_绘制按键消抖状态转移图
14:46
15C_按键消抖模块的代码编写
43:53
15D_按键消抖模块的仿真验证
32:27
16A_数码管动态扫描显示原理
24:25
16B_数码管动态扫描数字逻辑建模
24:58
16C_数码管动态扫描显示的Verilog实现
31:00
17A_串行移位寄存器原理详解
40:35
17B_使用74HC595驱动8位8段数码管
43:16
17C_使用74HC595驱动数码管动态显示
17:37
18A_基于SPI接口的ADC芯片功能和接口时序介绍
36:44
18B_使用线性序列机思路分析SPI接口的ADC芯片接口时序
23:08
18C_基于线性序列机的SPI接口ADC控制逻辑设计
48:45
19A_使用线性序列机设计SPI接口的TLV5618型DAC芯片驱动逻辑
26:18
19B_使用线性序列机思维分析SPI接口的TLV5618型DAC时序
23:01
19C_TLV5618型DAC控制器仿真和板级验证
38:39
21A_认识并理解FPGA中的存储器模型_rom
11:30
21B_学习使用Vivado中的存储器资源_ROM
28:14
21C_嵌入式块存储器RAM介绍
11:12
21D_嵌入式块存储器RAM实现和仿真
30:10
22A_FIFO模型与应用场景详解
47:42
22B_FIFO模型的仿真验证
54:11
23A_时钟管理单元介绍和PLL仿真验证
28:03
24A_DDS原理详解
33:25
24B_DDS结构的FPGA实现与仿真
38:16
25A _VGA成像原理与时序详解
25:05
25B_VGA控制器verilog设计与实现
25:57
25C_VGA控制器时序仿真调试
15:48
25D_VGA控制器板级验证方法
22:07
25E_多分辨率适配VGA控制器设计
21:20
26A_RGB TFT显示屏原理与驱动实现
27:07
26B_实现串口接收图像写入RAM
27:29
26C_串口传图到RAM并TFT显示系统设计与调试
27:24
27A_I2C协议基本原理
39:32
27B_i2c_bit_shift模块设计分析
32:30
27C_i2c_bit_shift模块设计及仿真验证
01:08:41
27D_I2C控制器顶层模块设计
35:44
27E_基于I2C控制器的EEPROM读写测试
13:33
28A_OV5640图像传感器与颜色表示原理
32:08
28B_摄像头数字信号处理流程及OV5640摄像头模块介绍
33:54
28C_图像传感器接口详解：数据流接口—DVP
23:06
28D_图像传感器接口详解：控制接口—SCCB
16:27
01-基于FPGA的以太网应用课程简介
06:59
02-FPGA实现以太网现状介绍
12:54
03-UDP以太网传输回环测试实验实操
32:22
04-UDP以太网传输OV5640图像显示案例实操
24:34
05-MII-GMII-RGMII接口介绍
31:19
06-FPGA开发板的以太网电路介绍
15:44
07-MAC层帧结构详解01
22:31
08-MAC层帧结构详解02
24:08
09-GMII转RGMII接口原理与实现方法
41:28
10-RGMII转GMII接口原理与实现方法
36:31
11-ARP协议原理与报文结构
30:56
12-使用以太网组包工具构建ARP请求报文
23:58
13-手动生成ARP报文的CRC校验值
20:12
14-手动CRC的ARP报文发报实验
39:07
15-自动CRC的ARP报文发送实验
35:12
16-自动CRC的ARP报文发送实验-补充内容
05:57
17-IP协议报文格式解析
26:47
18-IP报头校验和计算原理与实现
24:58
19-UDP报文格式解析
28:14
20-UDP发送逻辑设计与验证
22:15
21-高性能UDP发送逻辑设计要点（一）
38:48
22-高性能UDP发送逻辑设计要点（二）
20:21
23-UDP数据报的接收与解析
39:45
顶部