04:如何科学设计FPGA：时序约束基础，了解时序分析模型
正在缓冲...
大家好，给大家分享FPGA的设计经验。
帮助大家建立数电的设计思维，进行科学的FPGA设计。
科学高效的FPGA设计，有助于实现高速，高性能的系统，有助于时序的收敛。
有帮助来个一键三连吧！
如何科学设计FPGA系列
（4/20）
自动连播
34.8万播放
简介
订阅合集
01:如何使用数电思维，科学的进行FPGA设计。
59:05
02:如何科学的设计FPGA:RTL代码的逻辑级数
19:06
03:如何科学设计FPGA系列：Xilinx复位机制与跨时钟域处理
46:11
04:如何科学设计FPGA：时序约束基础，了解时序分析模型
25:58
05如何科学设计FPGA:VIVADO中的时序约束和分析以及进阶技巧
01:03:43
06 如何科学的设计FPGA：实现AXI总线自由之AXI解读
58:22
06 如何科学设计FPGA : 从0手敲AXI总线接口
01:17:02
08 如何科学设计FPGA : 手撕AXI后续，自写AXI接口仿真验证
20:54
09.如何科学设计FPGA系列：浅谈AXI的Outstanding和Out-of-order传输机制和AXI死锁问题
30:40
10.如何科学设计FPGA系列：快速手撕AXI从机SLAVE 包含ram的代码构建
01:16:25
11.如何科学设计FPGA系列：Xilinx FPGA的GT收发器 GTX GTH SERDES
32:52
FPGA高速接口设计之8B/10B、64B/66B编码分享；GT设计架构分享
41:20
FPGA高速接口系列视频：1. SRIO接口简介
17:03
13.如何科学设计FPGA系列：Xilinx FPGA的GT收发器使用与仿真 GTX GTH
31:18
12.如何科学设计FPGA系列：Xilinx FPGA的GT收发器的时钟架构 GTX GTH
26:19
FPGA设计：ads1278驱动和跨时钟域处理讲解
01:06:41
FPGA设计技巧：使用Bcompare进行不同版本代码比较、不同版本工程合并技巧
10:46
FPGA高速接口系列：Xilinx平台手撸SRIO工程之代码编写1
35:40
FPGA高速接口系列：SRIO-3之Xilinx平台工程建立、示例工程讲解、端口讲解
30:22
FPGA高速接口系列视频：SRIO接口2之报文详解、IP接口详解
41:32
顶部