投稿

【SI/PI 聊Sim室08】串扰 : Active line vs Quite line -《SI基础知识》

467

0

2023-06-16 12:00:00

未经作者授权，禁止转载

正在缓冲...

本视频将深入浅出说明Active Line及Quite Line的差异和其影响，让你更了解电容耦合或电感耦合如何在传输线引发噪声，以及造成串扰(Crosstalk)的最大主因。

信号完整性

Graser敦众发消息

Graser China 苏州敦众软件， Cadence全线产品授权代理商，长年专注于电子电路设计市场经营。

这才是良心页游！

这游戏太上头了

【01】常见信号完整性问题 -《SI基础知识》

01:22

【02】互连与信号完整性的关系-《SI基础知识》

02:22

【03】如何快速显示 Differential TDR-《Sigrity/Clarity 小技巧》

08:08

【04】如何复用 SPD 档案 -《Sigrity/Clarity 小技巧》

01:29

【05】瞬时阻抗不连续 -《SI基础知识》

02:03

【06】如何快速显示差模阻抗 -《Sigrity/Clarity 小技巧》

04:26

【07】如何设定PowerDC Sink Pass/Fail 规则 -《Sigrity/Clarity 小技巧》

01:14

【08】串扰 : Active line vs Quite line -《SI基础知识》

02:12

【09】如何在PowerSI查看Net总长度 -《Sigrity/Clarity 小技巧》

05:15

【10】如何在新版轻松汇出.pdcx檔 -《Sigrity/Clarity 小技巧》

01:39

【11】如何在SystemSI PBA 中使用多种不同的IBIS model

05:16

【12】如何将Via外径调整为实际钻头尺寸

04:31

【13】如何在PCB截取特定Nets进行仿真(上)

06:55

【14】如何在PCB截取特定Nets进行仿真(下)

08:28

【15】如何在PowerTree建立Template

01:27

【16】如何在仿真后自动产出报告

01:30

【17】如何在AMM介面快速建立电容元件

02:12

【18】如何在PowerDC设定Sink Pin脚的电阻值

01:28

【19 】如何在PowerDC一次检视多层板上的所有参数

01:45

【20】如何载入Layout档案的特定Nets

02:56

【21】如何在Clarity快速设定Lumped Port

05:19

【SI/PI 聊Sim室22】如何快速检查设计中的开路/短路问题

02:25

【SI/PI 聊Sim室23】如何快速设定VRM Model

01:28

【SI/PI聊Sim室24】如何快速移动元件到其他层面

02:05

【SI/PI聊Sim室25】如何在AMM中快速更改電容元件模型的單位

00:53

【SI/PI聊Sim室26】Open/Short检查必看 I 如何正确设定Error Checking功能

01:08

【SI/PI聊Sim室27】如何在Clarity 3D Layout 显示Mesh网格

02:29

【SI/PI聊Sim室28】如何自动识别与分配未定义的Signal Net -《Sigrity/Clarity小技巧》

02:42

【SI/PI聊Sim室29】如何设定计算机资源和其限制 -《Sigrity/Clarity小技巧》

01:37

顶部