wechat : sciencefuture_han
FPGA Verilog 图像分割
（26/45）
1.1万播放
简介
订阅合集
图像区域分隔运行效果
00:29
FPGA图像分隔，室内桌面效果演示
00:13
FPGA图像区域分割（室外效果演示）
00:28
A_00_FPGA区域分割整体设计方案
14:37
A_01_FPGA图像分割设计方案（数据流程）
04:55
A_02_FPGA图像区域分割设计方案更新
02:28
B_00_形态学操作代码讲解
10:21
B_01_形态学操作效果演示
02:51
C_00_图像区域扫描（连通域标记）
17:32
C_01_图像连通域分析（链表，分支）
08:33
C_02_图像区域存储的数据结构
04:51
C_03_基于“并查集”数据结构的区域合并概述
05:13
C_04_并查集（查询，合并）算法Verilog代码
09:15
C_05_并查集（路径压缩）算法Verilog代码
05:50
C_06_并查集区域合并程序设计框图
12:17
C_07_并查集区域合并代码讲解
09:26
C_08_并查集区域合并代码仿真
08:42
C_09_根节点的映射
04:44
D_00_DDR帧缓存整体设计方案
08:30
D_01_DDR空间划分
04:33
D_02_图像帧读写DDR设计方案
09:11
D_03_DDR帧缓存代码讲解（上）
19:06
D_04_DDR帧缓存代码讲解（下）
15:55
D_05_DDR帧缓存整体时序仿真
07:01
E_00_Region_ID_Remap
13:54
E_01_图像分割信息标注
10:59
F_00_FPGA纯Verilog实现图像区域分割工程资源分析
06:04
顶部