投稿

计算机组成原理（华中科技大学）

22.0万

813

2019-12-01 13:05:04

正在缓冲...

https://www.icourse163.org

6亿魔法施发消息

专注、坚持的复利

1.1.0 课程导学(Av59116855,P1)

11:12

2.1.1 冯诺依曼结构原理及层次结构分析(Av59116855,P2)

20:37

3.1.2 计算机系统性能评价(Av59116855,P3)

17:56

4.1.3 计算机性能测试(Av59116855,P4)

08:15

5.1.4 logisim界面(Av59116855,P5)

06:51

6.1.5 Logisim零基础(Av59116855,P6)

21:15

7.1.6 Logisim功能菜单(Av59116855,P7)

14:42

8.1.7 Logisim组合逻辑电路(Av59116855,P8)

09:42

9.2.1 机器数及特点(Av59116855,P9)

13:16

10.2.2 定点与浮点数据表示(Av59116855,P10)

15:53

11.2.3 数据校验的基本原理(Av59116855,P11)

09:37

12.2.4 奇偶校验(Av59116855,P12)

14:38

13.2.5 CRC校验及其实现(Av59116855,P13)

16:52

14.2.6 海明校验及其实现(Av59116855,P14)

15:34

15.2.7 实验框架(Av59116855,P15)

06:02

16.3.1 定点数运算及溢出检测(Av59116855,P16)

17:20

17.3.2 定点数补码加、减运算器设计(Av59116855,P17)

15:59

18.3.3 原码一位乘法(Av59116855,P18)

13:42

19.3.4 补码一位乘法(Av59116855,P19)

11:59

20.3.5 乘法运算器设计(Av59116855,P20)

18:40

21.3.6 定点数除法(Av59116855,P21)

29:34

22.3.7 浮点数加减运算(Av59116855,P22)

15:38

23.4.1 存储系统层次结构(Av59116855,P23)

10:33

24.4.2 主存中的数据组织(Av59116855,P24)

12:12

25.4.3 静态存储器工作原理(Av59116855,P25)

17:05

26.4.4 动态存储器工作原理(Av59116855,P26)

21:34

27.4.5 存储扩展(Av59116855,P27)

18:36

28.4.6 多体交叉存储器(Av59116855,P28)

12:34

29.4.7 Cache的基本原理(Av59116855,P29)

12:26

30.4.8 相联存储器(Av59116855,P30)

04:52

31.4.9 Cache地址映射与变换方法(Av59116855,P31)

32:22

32.4.10 替换算法(Av59116855,P32)

18:00

33.4.11 高速缓冲存储器例题选讲(Av59116855,P33)

18:59

34.4.12 虚拟存储器(Av59116855,P34)

16:48

35.4.13 TLB(Av59116855,P35)

13:19

36.4.14 RAID(Av59116855,P36)

18:51

37.5.1 指令系统概述及指令格式(Av59116855,P37)

20:07

38.5.2 寻址方式及指令寻址(Av59116855,P38)

07:26

39.5.3 操作数寻址方式(Av59116855,P39)

26:25

40.5.4 指令格式设计(Av59116855,P40)

15:09

41.5.5 MIPS指令概述(Av59116855,P41)

18:02

42.5.6 MIPS指令详解(Av59116855,P42)

11:53

43.6.1 CPU组成与功能(Av59116855,P43)

11:21

44.6.2 数据通路(Av59116855,P44)

12:14

45.6.3 数据通路与总线系统结构(Av59116855,P45)

14:06

46.6.4 数据通路实例(Av59116855,P46)

16:37

47.6.5 指令周期(Av59116855,P47)

16:51

48.6.6 总线结构与CPU指令周期1(Av59116855,P48)

10:09

49.6.7 总线结构与CPU指令周期2(Av59116855,P49)

07:50

50.6.8 硬布线控制器设计1(Av59116855,P50)

14:18

51.6.9 硬布线控制器设计2(Av59116855,P51)

10:32

52.6.10 微程序控制器(Av59116855,P52)

15:32

53.6.11 微程序设计(Av59116855,P53)

11:56

54.6.12 微指令格式(Av59116855,P54)

20:31

55.6.13 单周期MIPS CPU 1(Av59116855,P55)

15:54

56.6.14 单周期MIPS CPU 2(Av59116855,P56)

16:34

57.6.15 多周期MIPS CPU数据通路1(Av59116855,P57)

11:53

58.6.16 多周期MIPS CPU数据通路2(Av59116855,P58)

08:28

59.6.17 CPU设计实验(Av59116855,P59)

10:59

60.7.1 系统总线的特性及应用(Av59116855,P60)

08:38

61.7.2 总线性能和总线事务(Av59116855,P61)

12:15

62.7.3 总线连接方式(Av59116855,P62)

15:05

63.7.4 总线仲裁和数据传输方式(Av59116855,P63)

18:02

64.7.5 总线标准(Av59116855,P64)

22:02

65.8.1 输入输出接口概述(Av59116855,P65)

08:48

66.8.2 输入输出方式(Av59116855,P66)

13:40

67.8.3 中断请求与响应(Av59116855,P67)

22:02

68.8.4 DMA方式(Av59116855,P68)

15:42

顶部