【4K超清】Verilog硬件描述语言 西安电子科技大学 蔡觉平等主讲(4K超清重制版)

84.2万
1.3万
2020-12-13 23:16:27
1.3万
5456
4.3万
5155
https://sme.xidian.edu.cn/html/bkjj/zxkt/ 4K超清重制版 教材《Verilog HDL数字集成电路设计原理与应用》蔡觉平等编著;西安电子科技大学 蔡觉平等主讲 本up会陆续上传各种大学课程 主要以理工科和经管类专业为主 此视频为面向微电子类专业的Verilog硬件描述语言
视频选集
(1/30)
自动连播
01电路设计方法概述_4K
42:55
02语言要素 数据类型_4K
43:42
03运算符和表达式_4K
44:24
04数据流建模_4K
43:02
05行为级建模1_4K
40:57
06行为级建模2_4K
40:46
07结构化建模_4K
45:42
08语言设计思想和可综合特性、组合电路设计_4K
43:04
09组合电路设计 时序电路设计_4K
40:13
10时序电路设计_4K
39:02
11有限同步状态机_4K
48:43
12电路仿真和验证概述 测试程序设计基础_4K
36:55
13测试程序设计基础与仿真相关的系统任务 信号时间赋值语句_4K
44:09
14信号时间赋值语句_4K
38:35
15任务和函数_4K
43:18
16典型测试向量的设计_4K
43:58
17用户自定义元件模型UDP 基本门级元件和模块的延时建模_4K
38:37
18编译预处理语句 数字电路系统设计的层次化描述方法_4K
43:44
19典型电路设计1_4K
40:58
20典型电路设计2_4K
41:14
21可编程器件技术基础1
35:55
22可编程器件技术基础2
47:14
23可编程器件技术基础3
45:11
24可编程器件技术基础4
42:42
25设计方法与设计流程1
47:53
26设计方法与设计流程2
43:24
27设计方法与设计流程3
44:57
28设计方法与设计流程4_amq13
44:34
29设计约束及时序分析1
47:44
30设计约束及时序分析2
42:14
汇集考研备考干货和学习日常记录 >>
客服
顶部
赛事库 课堂 2021拜年纪