cadence中运放性能参数仿真(一)
ic初学者
2020年04月27日 23:14
收录于文集
共2篇

1、开环增益与相位裕度

电源电压 VDD=3V,VP 输入电压 1.5V,VN 输入电压 1.5V 直流并叠加 1V 交流电压,扫描频率从1Hz至 100MHz

交流小信号仿真图

tt 工艺角下仿真的运放波特图

可以看出相位裕度为 72 度,单位增益频率为 1.07MHz

2、共模抑制比(CMRR)

电源电压 VDD=3V ,将运放的反相输入端VN和输出端VO用一个仅包含 1V 交流电压的电压源连接,该电压源的正端和运算放大器的反相输入端相连;同相输入端VP输入 1.5V 直流并叠加 1V 交流电压,扫描频率从1Hz至100MHz

CMRR仿真图

CMRR仿真波形图

共模抑制比为 103dB

3、电源电压抑制比(PSRR)

电源电压 VDD为 3V 直流电压叠加 1V 交流电压 ,将运放的反相输入端VN和输出端VO短接,同相输入端VP输入 1.5V 直流电压,扫描频率从1Hz至100MHz

PSRR仿真图

PSRR仿真波形图

电源抑制比为 117dB

参考文献:

何乐年,王忆 .《模拟集成电路设计与仿真》