ams数模混仿调用verilog代码文件提示数字底层模块unresolved
喵呜喵星星人
2024年07月05日 15:28
收录于文集
共9篇
cadence virtuoso

最近仿真数模混合电路,因为需要链接多个.v代码文件,出现了底层模块unresolved的错误,经过eetop搜索(原网址在文章最后)找到一下方法:

1.可以将数字的top module导入做成一个functional 的view type;

2.而对子module的.v文件通过Simulation->options->ams simulator中的Main栏下点击Include option settings按钮来像引入库文件一样引入.v文件;正如参考网址所述,如果文件较多,可以直接通过选择统一存放大量.v文件的目标文件夹路径来引入。

3.config 中子模块view type选择external HDL(或者直接选择top module的view type为symbol类型),然后点击 netlist and run,运行即可。

具体界面展示如下:


参考网址:https://bbs.eetop.cn/forum.php?mod=redirect&goto=findpost&ptid=398916&pid=9734150

谢谢观看~

一键三连哦!!!