自昊芯推出专题讲解SCI串口通讯奇偶校验，分为两期讲解，上期主要讲解标准SCI模式下的奇偶校验，本期主要讲解增强FIFO模式下的奇偶校验。

HX2000系列SCI模块与中断框图如下，可通过SCICCR[PARITYENA]使能，启动奇偶校验；采用SCICCR[PARITY]选择，使用奇或偶校验，对每个字符增加一个额外的校验位，以校验收发数据的二进制码中“1”的个数，校验收发数据的一致性；FIFO模式下校验原理与标准模式一致，但收发数据校验位不一致时，仅置位SCIRXBUF[SCIFFPE]输出错误信号。

由此设计SCI串口增强FIFO通信校验实例：采用SCI与串口CH340，通过串口调试助手，向CPU发送任意一组四字节数据，CPU接收所发送的数据，通过按键控制，选择奇或偶校验，校验收发数据的一致性，硬件连接如下图所示：

基于以上分析，在CDK上开发SCI串口增强FIFO通信校验，代码包括：SCI GPIO外设引脚配置，SCI增强FIFO功能与校验配置程序，发送、接收与校验程序，主程序调用执行。主要代码如下：

int main(void)
{
  /*初始化系统控制*/
  InitSysCtrl();
  /*初始化内存控制寄存器，使能内存流水线模式*/
  InitFlash();
  /*初始化串口通信的GPIO口：GPIO28: SCIRXDA，GPIO29: SCITXDA*/
  InitSciGpio();

  /*初始化LED，用于指示奇偶与帧格式校验错误*/
  InitLED();
  /*初始化key按键，用于控制奇偶校验模式选择*/
  InitKEY();

  /*关闭PIE中断*/
  InitPieCtrl();
  /*清除中断标志位*/
  IER = 0x0000;
  IFR = 0x0000;
  /*初始化PIE中断向量表*/
  InitPieVectTable();

  EALLOW;
  /*中断向量表入口地址SCIRXINTA,指向执行接收中断、校验模式选择与程序*/
  PieVectTable.SCIRXINTA=&sci_rx_isr;
  EDIS;

  /*打开相应的PIE中断线*/
    IER |= M_INT9;
  /*PIE Group 9, SCIRXINTA*/
  PieCtrlRegs.PIEIER9.bit.INTx1=1;

  /*SCI增强FIFO配置：含奇偶校验*/
  Scia_Config(9600);
  /*打开全局中断*/
  EINT;
  for (;;)
  {
  }
  return 0;
}

CDK上开发SCI串口增强FIFO通信校验程序，编译结果为：

编译通过后，就可开始调试了，调试后，可通过串口调试助手查看发送与接收到的数据：

收发数据校验位不一致时，通过SciaRegs.SCIRXBUF.SCIFFPE置位输出错误信号：

关于昊芯

“智由芯生 创享未来”，昊芯是数字信号处理器专业供应商。作为中国科学院科技成果转化企业，瞄准国际前沿芯片设计技术，依托多年积累的雄厚技术实力及对产业链的理解，以开放积极的心态，基于开源指令集架构RISC-V，打造多个系列数字信号处理器产品，并构建完善的处理器产品生态系统。产品具有广阔的市场前景，可广泛应用于工业控制及电机驱动、数字电源、光伏、储能、新能源汽车、消费电子、白色家电等领域。