sv中数据类型可分为var类型和net类型。

        线网赋值设定与verilog一致，线网赋值只能使用连续赋值语句（assign），而不能出现在过程块（initial/always）。

        相比于线网驱动的限制，var类型的驱动要求就没那么多，既可以使用连续赋值，也可以过程赋值。

        在testbench（module）中大量使用logic类型变量，很少使用wire。

        什么时候使用wire：多于一个驱动源时，或者设计模块端口是双向（inout）时。