起源：

前段时间在拆机片店铺里瞎晃悠，按照价格从低到高的顺序看看都有哪些便宜有意思的片子。刚好这段时间在做一些射频相关的电路，于是我就看到了下面这个东西：

八毛钱的双平衡有源混频器？有点意思嗷，赶紧查查数据手册

原来是HP的东西（可惜HP拆分了），估计是90年代的产品，根据商品介绍页片子上的丝印，应该2000年前后还在生产。

最高输入频率5GHz，单5V电源供电，可用低LO和低RF输入功率进行混频，自带IF输出放大器，而且价格只要八毛？这价格，具体性能我都懒得看了，出来全是谐波我都得夸他好（乐

（不过还是放一性能张图在这，有一说一感觉也不算太差，用来听个收音机啥的也够了。）

最后收到的几个芯片应该是96年的，比我大好几岁哈哈

测试：

有了芯片，接下来需要画一块PCB进行测试。恰好前段时间别人送了块MCU开发板，就想着借这个机会，给这块MCU做个SDR接收机的扩展板。

板子的结构很简单，一个Lattice的FPGA负责读取ADC数据并和MCU通信，ADC选用了AD9200，10bit 20MSa/s。

LO部分设计了一个ADF4350锁相环，用跳针可以选择LO由外部提供、ADF4350提供、FPGA提供。其中FPGA作为4350的低频段补充

可能有朋友会疑惑FPGA能带起来50欧姆负载吗，根据手册，LCMXO2的引脚最大输出电流为24mA，24mA加到50欧负载上的电压是1V左右，已经是10dBm功率了，这样的LO功率实际上会导致混频器输入饱和，实际使用中还要降低引脚输出电流。

实际呢？还真行，后面会有用FPGA出LO信号做混频的测试

最后就是一些前后级放大滤波，IF信号预留了一个7阶无源滤波器的焊盘，最后选定的参数是7M低通滤波器，用来减轻ADC混叠。

PCB当然是四层设计，为了能够粗略的控制阻抗在50欧姆。另外这个混频器的三个端口都已经内部匹配了50欧负载，非常好。

下面是一些原理图：

（最后用信号源测试的时候，这两个LNA都没焊接）

焊接好的成品（不想洗板）

测试：

因为手头没有射频信号源，所以只能测测500MHz频率以下的混频性能了。示波器，信号源，LO，三者已全部匹配至50欧姆，示波器和信号源均用同轴线连接

ADF4350出200M -1dBm，信号源195MHz -5dBm，下变频，IF经过7阶无源7M低通滤波，CW单音

FPGA出100MHz 8mA驱动输出，信号源95MHz -5dBm，下变频。CW单音，IF滤波

ADF4350出425MHz 功率忘了，信号源43.38888MHz方波，FM调制(1Mhz调制频率，1MHz调频幅度)，九次谐波至435MHz，基波-3dBm，九次波的功率还剩多少就不懂了。IF直出无滤波

FPGA出100MHz，8mA驱动，信号源100MHz，-5dBm，AM调制（10KHz，100%深度），零中频混频

总的来说，我个人对这个电路的表现还算满意，因为期望本来就放的很低，能听收音机就行。再考虑到价格，我可以打满昏😋

Note：

1.拆机片有损坏在所难免，更何况是年龄比在座大部分还老的IC。我买了4片，坏了一片。

2.FPGA出LO的坏处就是抖动很大，不过在这里，作为ADF4350的低频段补充，又是收音机用途，这点抖动我个人觉得不影响。

3.挖坑：接下来就是转入数字域，完成剩下的信号处理解调，未完待续.jpg