关于mate60pro以及麒麟9000s的信息基本上已经给讲完了，为了不跟同行们重复讲一样的东西，稍微换了个思路——绕开了处理器本身，看看华为在造芯片这块还有没有什么料可以挖，结果发现还真有!据彭博社报道，彭博社与美国科技咨询机构Techlnsight进行合作，后者对华为mate60pro手机进行拆机检测，确认了该手机的芯片是由中国自身芯片产业制造，而且属于先进芯片，华为还新增两条封装发明专利，名称为"芯片封装结构其制备方法及终端设备"，公开号为CN116648780A和CN116670808A。
（附原文链接：芯片封装结构、其制备方法及终端设备01
https://www.123pan.com/s/6cYqVv-lgyBv.html
芯片封装结构、其制备方法及终端设备02
https://www.123pan.com/s/6cYqVv-7gyBv.html
晶体管的制备方法和晶体管03
https://www.123pan.com/s/6cYqVv-bgyBv.html
一种集成电路及其制作方法、场效应晶体管04
https://www.123pan.com/s/6cYqVv-ZgyBv.html）
其中，cn116648780a公开了一种创新的芯片封装结构，该结构包括第一芯片、第二芯片、第一重布线层、第二重布线层和垂直硅桥，cn116670808a公开了华为的芯片封装结构中的凸块结构设计，该设计通过在基础层上设置多个焊帽，增加了凸块结构的占用面积，从而分散了封装过程中对芯片内部的压力，同时还能提高凸块结构的散热和通电流能力，另外华为打算在传统FinFET（鳍式场效应晶体管）的基础上挖两道凹槽，通过改良FinFET的结构，提升了晶体管漏电的控制能力，进而降低了功耗，改善了性能，在同制程下"华为FinFET"的能效比传统FinFET提升20%，可以把7nm工艺发挥出5nm的性能。
5nm制成做成3nm的能效，海外企业们大开大合，刚搞完5nm就想搞3nm，华为则是未雨绸缪，考虑着怎么能从上一代制程上挤出更多的水分，而且7nm工艺的极限好像真的被华为这个专利探索出来了不少，真就是遥遥领先了，但职业习惯让我多做了一步操作，我试着去搜了下华为专利编号cn116266536a，感兴趣的小伙伴可以去看看，结果发现问题先生猜错了，是这样的，问题先生之所以会猜错，是因为他只看到了专利前面部分的文字描述，然后根据专利的文字描述自己画了一张结构图（这个操作其实已经相当大佬了），但这个自制的结构图和华为官方的专利配图差的还是有点远，所以才误解了华为设计两道凹槽的实际作用，等到我们在去知识产权局的数据库里查资料的时候，华为已经把对应的专利配图给补上了，通过看华为自己提供的我们才发现了这两道凹槽的真正作用。
简单来说，华为专利里提到的两道凹槽实际上是用来分别形成源极跟漏极的，这个源极跟漏极相当于开关的两端，当开关闭合时，电流会从源极入漏极出，那么这个专利真正讲的东西是什么呢，它讲的是华为研发出了一种晶体管制作的改良工艺，通过这个改良工艺可以让制作高介电常数金属栅极（High-K，Metal，Gate）的制作步骤减少。这个高介电常数金属栅极技术是28nm制程节点后的必备技术，但以往的制作工艺复杂，导致它比发展更早，性能更差的多晶硅栅极（Poly，Gate）技术要多出几个工艺步骤，这样会造成生产周期延长以及成本增加的问题，在专利中，华为讲到改良后的工艺可以节省至少三个主要工艺步骤，以及若干个次要工艺步骤，从理论来说，这样可以降低整体的生产难度，提升不少良率，进而大幅降低成本。华为的初步预估是每片惊人至少可以节省20美金，按照之前Mate系列出货量以百万计的情况来看，假如华为真的要开始自己造芯片了，那么实装这项专利就能给华为省下一笔相当可观的成本，同行们想要借鉴，还得给华为交专利费。不过虽然节省成本的专利也很棒，可它并不是大家原本猜测的那样，把“7nm”当“5nm”耍的炸裂技术，把实际情况和我们的心理预期做对比就显得这个专利好像也并没有那么厉害了，所以本来我们稍微有点心灰意冷，打算跟大家稍微解释一下这个小小的专利乌龙就结束了，不过就在找资料的过程中还发现华为这次放出来的专利不是一个，而是一批，其中另外一个编号cn116636017a的发明专利看起来相当有意思，不卖关子，在这项专利的文档中，华为直接把FinFET和GAAFET或Forksheet FET做进一个集成电路里，并且简化了电路的制作步骤！
这里可能会有小伙伴要问了，这个突然冒出来的GAAFET和Forksheet FET又是啥呢？无论是咱们前面讲到的FinFET，还是这个GAAFET和Forksheet FET（GAAFET的升级变种），他们都是晶体管的一种结构类型，相比FinFET、GAAFET和Forksheet FET，的漏电控制性能更强，其中FinFET是目前芯片制造中的主流方案，而GAAFET和Forksheet FET还未实现量产。但是因为3nm之后的工艺更难控制FinFET的漏电，所以未来一定是属于GAA和Forksheet的，不过既然GAAFET和Forksheet FET更先进，为啥华为还要把他们跟FinFET做进一个集成电路里呢？全用GAAFET或者Forksheet FET，不就得了？emmm，是这样的一方面是因为FinFET跟GAAFET（包含变种：Forksheet FET）都有自己的优缺点，像FinFET，它随着制程工艺的升级，尺寸的缩小会出现漏电流控制性能变差的问题。
这给大家提一嘴，漏电流是怎么回事，实际上，电流并不是百分之百从晶体管的源极流向漏极的，这期间有些不受控制的电子会溜掉，这样一来就会产生漏电，而漏的电流越多，会导致功耗和发热越严重，而GAAFET/Forksheet FET这类结构在尺寸缩小后，依旧可以保留出色的漏电流控制表现，所以很适合用在5nm制程节点之后的芯片上，但GAAFET/Forksheet FET也有一个缺点，那就是它的电阻会会比FinFET更大，所以即使是3nm的集成电路里也不能一味只用GAA或者Forksheet，也还是需要根据实际情况搭配FinFET进行设计，一个简单的CMOS放大版集成电路版图，比如:芯片里的逻辑电路，它是负责运算的，在运算时电路中的晶体管们会进行频繁的开和关，（其中“开”代表二进制中的“1”“关”代表“0”以此来处理数字信号），这样就对晶体管的漏电流表现有更高的要求。同时，为了算得更快，晶体管的数量自然也是越多越好，所以逻辑电路需要那种在尺寸缩小后，依旧可以有出色的漏电流控制表现的晶体管，那自然就是GAAFET或Forksheet FET了，但是像需要处理连续信息的信号的模拟电路，以及有高电压需求的输入输出电路，它们需要电阻更小的通道，自然就是用FinFET更合适。
看到这大家应该就明白了，华为的做法相当于我在一个集成电路中根据需求来设计FinFET和GAAFET或Forksheet FET，比如输入输出电路，模拟信号处理电路用FinFET，逻辑电路用GAAFET或Forksheet FET，存储电路可以任意选择一种，这样一来就可以最大程度的发挥不同晶体管结构的性能。不过要做到这件事并不容易，因为在现有的技术条件下，我们要在一个集成电路里制作FinFET和GAAFET/Forksheet FET，需要分别单独制作它们各自沟道区内的半导体层，比如：先做好了FinFET再去做GAAFET，这步骤一分开，制作过程就变得非常繁琐，生产成本也会随之升高，这里就要讲到华为这项专利的精髓部分了，他们为了减少制作步骤，在开始制造前的版图阶段会先对芯片的图案层（小知识：芯片是通过一层一层的图案层往上叠加制作而成的）进行标记，比如第一半导体层、第二半导体层、第三半导体层、第四半导体层。说实话，一开始也有点搞不明白这个“第一第二”到底在讲啥。直到把28页的文档“啃”下来后，才大概理解了其中的奥妙，这个第一、第二不是用来表示先后和重要性，而是为了标记不同的图案层。打个不太恰当的比方，FinFET的第一半导体层对应了GAAFET的第三半导体层，不严谨地说，这么一对应就能让它们被同时制作，利用这个方法，华为就可以不用像前面讲的那样先做这个再做那个，这样就大幅简化了电路的制作过程，减少工期和成本，妙啊~
如果这项专利在未来可以落地，那么对于华为的芯片竞争是很有利的——当然了，只是假如假如华为真的想自己做芯片的话，毕竟专利本身只是个技术储备，大家不要听风就是雨，要理智判断，而且虽然咱们短短几句话就讲完了华为的巧思，但实际操作起来还是困难重重的，因为GAAFET、Forksheet FET的结构又小又复杂，不仅对蚀刻工艺的要求非常高，而且还要用到EUV光刻机，这个东西现阶段国内很难搞定。而且问了一下搞半导体设计的朋友，发现除了咱们前面提的这些内部的光刻问题，外部的电压调控也是需要攻克的，毕竟两种晶体管结构的特性不同，驱动电压也不同，驱动电路的设计也需要做额外的调整，看来华为的这项专利想要真正落地，需要克服很多我们难以想象的困难。
今天我们聊的这些东西都是华为公开的设计专利，虽然看着很厉害，但很大概率还没有应用到实际的生产步骤上，因为光有想法不行，还是有很多具体的配套设备上的问题需要解决的，不过我发现了一个小细节，不知道有没有小伙伴观察到，虽然华为这批专利上个月才解禁，但他们真正的提交日期是2021年2月！换句话说，两年前，华为就在思考该怎么把芯片造得更好了，嗯~~~——以上来自网络
