1.输入失调电压Vos与输入偏置电流Ibias

定义：输入失调电压指在运放开环使用时，加载在两个输入端之间的直流电压使得放大器直流输出电压为0，也可以定义为当运放接成跟随器且正输入端接地时，输出存在的非0电压。 特别注意：该参数受温度影响变化很大。

直观定义 输入级晶体管不对称导致

该参数受温度影响变化很大

输入偏置电流：放大器的输入电路的静态电流，即运放输入级晶体管的基极直流电流之差。 特别注意：该参数受温度影响较大。

直观定义 输入级静态电流之差 输入级结构

对于CMOS的运放，ESD二极管的漏电流是偏置电流的主要来源，MOS管本身栅极漏电流非常小

偏置电流受温度的影响

2.输入输出限制

由于运放输入端电压几乎一样，所以同相端和反相端的输入电压范围就是共模电压范围

共模电压范围也叫输入电压摆幅，相对于正电源和负电源来定义，输出电压范围指线性工作时的输出电压摆幅，也是相对于正电源和负电源来定义

共模输入电压范围

输出电压摆幅

共模输入电压和输出电压摆幅限制的原因

反相比例放大器的共模电压为0 同相比例放大器的共模电压由同相端电压决定

这种跟随器，理论上输出电压为0，但由于输出电压摆幅最小为0.2V，所以实测Vout不为0

由于输入电压范围为-2.6V<Vin<-1.0V，而电路的输入电压为0导致输出并不为理论上的0V

输出电压范围为-2.48V<Vout<2.48V，但是为什么输出正电压被限制到1V，原因在于共模电压范围为-2.6V<Vin<+1.0V,即输入电压范围为-2.6V<Vin<+1.0V，所以当输入为-1.5~1.5时超出输入电压范围

2.1 不同运放拓扑的输入限制

共模输入电压范围的四种情况，右下角为最理想情况，共模电压范围略微超过每个电压轨，此放大器称为轨到轨放大器

左图显示了典型CMOS运算放大器的输入级的简化原理图，正常运行时，每个晶体管的偏置电流在100uA达到平衡，改变输入共模电压，会导致漏极至源极电压发生改变或输入晶体管的VDS发生变化，从而影响ID与Vds曲线的工作点从左向右移动，为了确保输入级线性运行，您需要在曲线的平坦部分执行操作。在本示例中，如果操作点出现转移而使得VDS小于100mV，则该器件将在意外的非线性条件下运行。这是运算放大器的共模电压限制的原因。

针对典型的MOSFET器件OPA336，考虑朝向正轨的输入摆幅。本示例原理图是实际器件原理图的简化版，但此原理图充分代表了限制共模范围的问题类型。在本示例中，可通过执行从任一输入引脚到正电源的基尔霍夫电压跨步来计算输入引脚上的最大电压。从Vin-开始，然后跨步到+Vs，我们看到Q4的栅极至源极电压以及电流源IS1的饱和电压。这些电压降的典型数值对于Vgs而言是0.9V，而电流源Vsat而言是0.1V，总共为1V，因此输入共模电压可以在正电源的1V内摆动。即Vin必须小于+Vs减去1V。将输入驱动到大于此数值的电压将导致晶体管Q4截止，而且IS1中的晶体管出现饱和，从而提供非线性响应。

现在，让我们考虑对同一放大器的负轨的共模抑制，同样，可通过执行从任一输入引脚到负电源的基尔霍夫电压跨步来确定输入端允许的最小电压。从Vin-开始，然后跨步到-Vs，我们看到Q4的Vgs、Q4的Vsat以及Q1的Vbe。这些电压的极性提供了所示的关系，其中最小VCM等于Vbe+Vsat-Vgs。替换此电路的值将会产生负轨以下200mV的共模范围。一旦我们达到共模限制，Q4将变饱和，因此出现线性。