1.9万播放
关于AD9361数据流结构的介绍，为后续的Zynq联调射频开发做准备
主要内容包括：
1、ad9361\9363\9364架构是完全一样ad936x架构
2、ABC通道，A端口的性能是全频段都适用的
3、进来的信号进行混频，得到高频部分低频部分，经过滤波器进行滤波，进行ADC进行采样
4、TX混频是把基带信号搬移到高频部分，RX混频是把高频部分搬移到基带部分
5、对于数字信号处理必须要把数据接口弄明白
6、设置是通过SPI控制接口进行控制，数据流传输是LVDS低电压差分信号Low-Voltage Differential Signaling
7、DDR，使用上升沿和下降沿数据传输的方式，随着对定义的缩写，我们就认为是内存的含义，实际上是传输总线的一个方式
8、进来的数据要进行移相，可能输入进来的数据相位不是最好的，所以需要进行一次移相（当然也可以移clk，但是PLL需要参考时钟我们无法知道）
9、IDDR是将数据流调整为完整的数据流，例如将i路的11:6和5:0拼接到一起（可以参考vivado程序），ODDR与之相对
10、1T1R下，当数据是40MHz的频率时，data_clk是80MHz的频率
开源啦https://github.com/lzk2211/Zedboard_AD9361_radar
救命
1/2
加载中...
S7-1200速成，全程无废话版
5.2万播放
加载中...
顶部