首页
番剧
直播
游戏中心
会员购
漫画
赛事
投稿
Xilinx FPGA基于IBERT工具的GTP传输眼图测试与分析
1.2万
3
2024-05-12 18:56:44
未经作者授权,禁止转载
176
75
478
40
课程总结
收起全部章节
关闭课程总结
暂无课程总结
本教程讲解了针对Artix-7和ZYNQ7015芯片的高速收发器评估方法,使用xilinx vivado 提供的IBERT工具,对FPGA的高速收发器和传输链路进行眼图分析,以评估收发器和传输链路的可靠性,评估通信的误码率
Artix-7
眼图测试
高速收发器
GTX
FPGA
GTP
ZYNQ
小梅哥
xilinx
IBERT
小梅哥FPGA
发消息
FPGA烤肉饭,多放孜然少放盐,不要香菜
关注 5.9万
小梅哥FPGA
240/299
UP主的全部视频
加载中...
Xilinx FPGA基于Aurora_8b10b回环测试(一)—8b10b介绍
6147播放
媲美ZYNQ的国产SOC FPGA产品,安路还是很厉害的
1.4万播放
XILINX,ALTERA,lattice,紫光,高云,安路,智多晶,易灵思通通支持的8合1 FPGA下载器,程序下载,固件烧录,在线调试,软硬核CPU程序调试
2.2万播放
手把手展示使用VS2015开发USB3.0上位机软件--可上传、下传数据,显示模拟波形
1.3万播放
Xilinx FPGA基于IBERT工具的GTP传输眼图测试与分析
1.2万播放
小梅哥2024全新FPGA Verilog数字逻辑设计与验证--0基础手把手学FPGA系列--基于Xilinx Artix-7
16.7万播放
00_ACX750开发板资料介绍
16:26
03A_基于ACX750开发板的FPGA设计流程——Verilog输入
32:42
03B_基于ACX750开发板的FPGA设计流程——仿真验证
43:29
03C_基于ACX750开发板的FPGA设计流程——板级验证
24:00
04A_如何快速找到开发板各个功能管脚——Vivado新手使用常见错误解析
04:06
04C_仿真顶层设置错误导致波形位置或高阻态
04:24
04D_Vivado新手使用常见错误解析——关闭已经在运行的仿真
00:23
04E_Vivado新手使用常见错误解析——修改源码后如何重新仿真
01:41
04F_Vivado新手使用常见错误解析——添加子模块信号到仿真中查看波形
02:32
04G_Vivado新手使用常见错误解析——对仿真波形按模块分组展示
01:20
04H_Vivado新手使用常见错误解析——仿真报错的常见解决方法与思路
06:10
05A_基于Artix-7的FPGA设计流程——三八译码器Verilog实现
30:19
05B_基于Artix-7的FPGA设计流程——三八译码器仿真验证
15:22
05C_基于Artix-7的FPGA设计流程——三八译码器板级验证
13:12
06A_时序逻辑原理之D触发器与计数器原理详解
17:20
06B_时序逻辑计数器的Verilog实现
33:13
06C_时序逻辑计数器设计仿真验证
20:11
06D_时序逻辑计数器设计板级验证
16:11
07A_使用移位实现LED流水灯
28:51
07B_使用循环移位实现LED流水灯
07:21
07C_使用38译码器原理实现LED流水灯
13:05
08_Verilog基础语法与应用讲解之参数化设计
22:00
09_使用参数化设计实现模块的重用
30:20
10_详解阻塞赋值和非阻塞赋值
18:14
11A_线性序列机原理与应用-任务1
20:33
11B_线性序列机原理与应用-任务2
26:46
11C_线性序列机原理与应用-任务3
17:38
11D_线性序列机原理与应用-任务4
46:21
12A_串口通信发送原理
34:08
12B_UART串口发送逻辑设计要点分析
20:40
12C_UART串口发送逻辑Verilog
57:27
12D_UART串口发送逻辑优化
27:23
13A_UART串口接收逻辑设计要点分析
27:25
13B_UART串口接收逻辑的Verilog设计与验证
53:48
13C_UART串口接收设计优化
14:32
14_亚稳态危害及应对方法
17:12
15A_基于状态机的按键消抖原理
21:10
15B_绘制按键消抖状态转移图
14:46
15C_基于状态机的按键消抖verilog实现
43:54
15D_按键消抖模块的仿真验证-
32:27
16A数码管动态扫描显示原理
24:25
16B_数码管动态扫描数字逻辑建模
24:58
16C_数码管动态扫描显示的Verilog实现
31:00
17A_串行移位寄存器原理详解
40:35
17B_使用74HC595驱动8位8段数码管
43:18
17C_使用74HC595驱动数码管动态显示
17:12
18A_基于SPI接口的ADC芯片功能和接口时序介绍
37:23
18B_使用线性序列机思路分析SPI接口的ADC芯片接口时序
23:08
18C_基于线性序列机的SPI接口ADC控制逻辑设计
55:25
19A_使用线性序列机设计SPI接口的TLV5618型DAC芯片驱动逻辑
26:15
19B_使用线性序列机思维分析SPI接口的TLV5618型DAC时序
23:01
19C_TLV5618型DAC控制器仿真和板级验证
40:48
21A_认识并理解FPGA中的存储器模型_ROM
11:30
21B_学习使用Vivado中的存储器资源_ROM
28:17
21C_嵌入式存储器RAM介绍
11:10
21D_嵌入式块存储器RAM实现和仿真
30:18
22A_FIFO模型与应用场景详解
47:40
22B_FIFO模型的仿真验证
54:09
23A_时钟管理单元介绍和PLL仿真验证
28:03
24A_DDS原理详解
33:34
24B_DDS结构的FPGA实现于仿真
37:41
25A VGA成像原理与时序详解
25:00
25B VGA控制器verilog设计与实现
25:52
25C VGA控制器时序仿真调试
15:43
25D_VGA控制器板级验证方法
22:22
25E 多分辨率适配VGA控制器设计
21:39
26A RGB_TFT显示屏原理与驱动实现
26:47
26B 实现串口接受图像写入RAM
27:32
26C_串口传图到RAM并TFT显示系统设计与调试
27:01
以太网专题01-基于FPGA的以太网应用课程简介
06:59
以太网专题02-FPGA实现以太网现状介绍
12:54
以太网专题03-UDP以太网传输回环测试实验实操
32:22
以太网专题04-UDP以太网传输OV5640图像显示案例实操
24:34
以太网专题05-MII-GMII-RGMII接口介绍
31:19
以太网专题06-FPGA开发板的以太网电路介绍
15:44
以太网专题07-MAC层帧结构详解01
22:31
以太网专题08-MAC层帧结构详解02
24:08
以太网专题09-GMII转RGMII接口原理与实现方法
41:28
以太网专题10-RGMII转GMII接口原理与实现方法
36:31
以太网专题11-ARP协议原理与报文结构
30:56
以太网专题12-使用以太网组包工具构建ARP请求报文
23:58
以太网专题13-手动生成ARP报文的CRC校验值
20:12
以太网专题14-手动CRC的ARP报文发报实验
39:07
以太网专题15-自动CRC的ARP报文发送实验
35:12
以太网专题16-自动CRC的ARP报文发送实验-补充内容
05:57
以太网专题17-IP协议报文格式解析
26:47
以太网专题18-IP报头校验和计算原理与实现
24:58
以太网专题19-UDP报文格式解析
28:14
以太网专题20-UDP发送逻辑设计与验证
22:15
以太网专题21-高性能UDP发送逻辑设计要点(一)
38:48
以太网专题22-高性能UDP发送逻辑设计要点(二)
20:21
以太网专题23-UDP数据报的接收与解析
39:45
高速接口专题01A_Xilinx FPGA基于IBERT工具的GTP传输眼图介绍
22:46
高速接口专题01B_Xilinx FPGA基于IBERT工具的GTP传输眼图测试
35:42
高速接口专题02A_Xilinx FPGA基于Aurora_8b10b回环测试(一)—8b10b介绍
13:26
高速接口专题02B_Xilinx FPGA基于Aurora_8b10b回环测试(二)—GTP配置
40:26
高速接口专题02C_基于Xilinx FPGA的Aurora_8b10b回环测试(三)—板级测试
16:01
高速接口专题03A_基于光口的实时视频传输_介绍配置
14:34
高速接口专题03B_基于光口的实时视频传输_发送手动编码以及板级验证
33:33
高速接口专题04A_sfp_rj45_udp环回介绍
20:04
高速接口专题04B_sfp_rj45_udp环回代码设计与实现
25:28
高速接口专题05A_基于riffa框架的PCIE应用系统介绍
14:12
高速接口专题05B_基于riffa框架的PCIE应用IP介绍
53:29
高速接口专题05C_基于riffa框架的PCIE应用系统板级实践
29:52
高速接口专题06A_PCIeIP核介绍与XDMA IP基本配置使用
12:44
高速接口专题06B_XDMA IP核配置详解与实验流程介绍
19:48
高速接口专题06C_基于XDMA的PCIe子系统搭建与配置教程
16:33
高速接口专题06D_基于XDMA的PCIe实验:从烧录到驱动安装详解
17:10
高速接口专题07A_基于 XDMA 的 PCIe 实时视频传输系统Vivado工程设计
52:40
高速接口专题08A_基于PCIE的高速ADC双通道数据采集实验
40:36
高速接口专题09A_基于SRIO的数据回环测试- SRIO协议介绍
21:43
高速接口专题09B_基于SRIO的数据回环测试-工程搭建以及板级验证
45:27
高速接口专题10A_基于SRIO的实时视频传输
24:59
ACZ7015显示屏组装方法
1992播放
【小梅哥FPGA】例解ZYNQ系统中用到的AXI4协议
7153播放
【小梅哥FPGA】用于数据流存取的fifo转axi4控制器Verilog设计
5114播放
锁相环PLL的配置与使用--小梅哥高云FPGA系列教程
4791播放
07_FIFO IP核的配置与使用--小梅哥高云FPGA系列教程
3556播放
06_RAM IP核的配置与使用--小梅哥高云FPGA系列教程
2854播放
05_rom ip核的配置与使用--小梅哥高云FPGA系列教程
5174播放
04_GAO在线逻辑分析仪的使用--小梅哥高云FPGA系列教程
5904播放
03_Gowin联合Modelsim仿真--小梅哥高云FPGA系列教程
1.4万播放
智多晶FPGA新品,50K逻辑资源。集成了Cortex-M33硬核CPU。带FPU,硬件除法器。448KB的SRAM,8KB指令cache和8KB数据cache
4452播放
02_Gowin软件基本开发流程--小梅哥高云FPGA系列教程
1.4万播放
01_Gowin软件安装指导--小梅哥高云FPGA系列教程
1.1万播放
实用级500M逻辑分析仪,在ZYNQ是上实现了。最高采样率500M,每通道存储深度400M。支持全面的协议解析。
9244播放
基于“喵工智能的”逻辑分析仪实时追踪系统
1482播放
手把手教你使用ZYNQ核心板制作一个500M逻辑分析仪
1.8万播放
基于ZYNQ的500M逻辑分析仪
8941播放
0基础手把手教你学FPGA 基于Altera EP4CE10 Quartus手写代码+Modelsim仿真调试+AC620上板实测
9.9万播放
00_开发板配套资料存放结构介绍与网站
03:58
01_AC620开发板FPGA数字逻辑设计课程实验平台简介
05:33
02 通用的FPGA开发流程介绍
10:55
03A_Quartus II开发流程——二选一多路器设计输入
38:27
03B_Quartus II开发流程——二选一多路器仿真验证
27:48
03C_Quartus II开发流程——二选一多路器板级验证
16:12
04A_如何快速找到开发板的各个功能管脚
03:05
04B_新手常见语法错误
04:20
05A_三八译码器verilog实现
27:08
05B_三八译码器仿真验证
13:19
05C_三八译码器板级验证
09:22
06A_时序逻辑原理之D触发器与计数器原理详解
15:26
06B_时序逻辑计数器的verilog实现
27:12
06C_时序逻辑计数器设计仿真验证
16:00
06D_时序逻辑计数器设计板级验证
14:50
07A_使用移位原理实现LED流水灯
12:09
07B_使用移位原理实现LED流水灯仿真验证
10:19
07C_使用循环移位实现LED流水灯板级验证
05:45
07D_使用循环移位实现LED流水灯
09:34
07E_基于AC620_使用38译码器实现LED流水灯
13:52
08_Verilog参数化设计原理与方法
16:44
09_使用参数化设计实现模块的重用
25:48
10_详解阻塞赋值与非阻塞赋值
14:03
11A_线性序列机原理与应用--任务1
13:58
11B_线性序列机原理与应用--任务2
21:09
11C_线性序列机原理与应用--任务3
11:33
11D_受控线性序列机课题的实现
24:03
12A_什么是UART串口
24:28
12B_UART串口发送逻辑设计要点分析
15:11
12C_UART串口发送逻辑Verilog设计与仿真验证
45:25
12D_UART串口发送逻辑优化
19:03
13A_UART串口接收逻辑设计要点分析
19:08
13B_UART串口接收逻辑的Verilog设计与验证
29:11
13C_UART串口接收设计优化
08:26
14_亚稳态原理危害及应对方法详解
14:31
15A_基于状态机的按键消抖原理与状态转移图
16:32
15B_绘制按键消抖状态转移图
09:43
15C_基于状态机的按键消抖verilog实现
38:27
15D_按键消抖模块的仿真验证
18:41
16A _数码管动态扫描显示原理
17:50
16B _数码管动态扫描数字逻辑建模
15:27
16C _数码管动态扫描显示的Verilog实现
19:48
17A_使用串行移位寄存器驱动8位8段数码管
25:51
17B_使用74HC595驱动8位8段数码管
33:12
17C_使用74HC595驱动数码管动态显示
20:01
18A 基于SPI接口的ADC芯片功能和接口时序介绍
21:53
18B 使用线性序列机思路分析SPI接口的ADC芯片接口时序
17:45
18C_基于线性序列机的SPI接口ADC控制逻辑设计
30:14
19A_使用线性序列机设计SPI接口的TLV5618型DAC芯片驱动逻辑
15:59
19B_使用线性序列机思维分析SPI接口的TLV5618型DAC时序
16:14
19C_TLV5618型DAC控制器仿真和板级验证
23:55
21A_认识并理解FPGA中的存储器模型_ROM
11:29
21B_学习使用quartus中的存储器资源_ROM
26:52
21C_存储器模型RAM介绍
11:11
21D_存储器模型RAM实现和仿真
22:08
22A_FIFO模型与应用场景详解
22:55
22B_FIFO模型的仿真验证
36:36
23_锁相环模型原理与仿真
30:00
24A_DDS原理详解
20:02
24B_DDS结构的FPGA实现与仿真
21:54
25A VGA成像原理与时序详解
16:29
25B VGA控制器Verilog设计与实现
30:14
25C VGA控制器板级验证方法
11:09
25D 多分辨率适配VGA控制器设计
17:34
26A_RGB TFT显示屏原理与驱动实现
16:19
26B 串口接收图像写入RAM TFT显示
31:52
小梅哥2023全新ZYNQ FPGA Verilog数字逻辑设计与验证--0基础手把手学FPGA系列--小梅哥Xilinx ZYNQ
19.2万播放
00_开发板配套资料存放结构介绍与网站搜索使用技巧
09:58
01_ACZ7015型FPGA数字逻辑设计课程实验平台简介
16:53
03A _基于ZYNQ 的FPGA设计流程——二选一多路器设计输入
29:54
03B _基于ZYNQ 的FPGA设计流程——二选一多路器仿真验证
43:29
03C _基于ZYNQ 的FPGA设计流程——二选一多路器板级验证
25:17
04A_如何快速找到开发板各个功能管脚——Vivado新手使用常见错误解析
02:55
04B_管脚约束导致的bit文件生成报错原因与解决方案——Vivado新手使用常见错误解析
05:31
04C_仿真顶层设置错误导致波形未知或高阻态——Vivado新手使用常见错误解析
02:47
04D_关闭已经在运行的仿真——Vivado新手使用常见错误解析
00:23
04E_修改源码后如何重新仿真——Vivado新手使用常见错误解析
01:41
04F_添加子模块信号到仿真中查看波形——Vivado新手使用常见错误解析
02:32
04G_对仿真波形按模块分组展示——Vivado新手使用常见错误解析
01:20
04H_仿真报错的常见解决方法与思路——Vivado新手使用常见错误解析
06:10
05A_基于ZYNQ的FPGA设计流程——三八译码器Verilog实现
31:03
05B_基于ZYNQ的FPGA设计流程——三八译码器仿真验证
15:22
05C_基于ZYNQ的FPGA设计流程——三八译码器板级验证
13:58
06A_时序逻辑原理之D触发器与计数器原理详解
17:20
06B_时序逻辑计数器的Verilog实现
34:04
06C_时序逻辑计数器设计仿真验证
20:11
06D_时序逻辑计数器设计板级验证
16:33
07A_使用移位实现LED流水灯
28:58
07B_使用循环移位实现LED流水灯
07:21
07C_使用38译码器原理实现LED流水灯
13:05
08_Verilog基础语法与应用讲解之参数化设计l
22:06
09_使用参数化设计实现模块的重用
29:51
10_详解阻塞赋值与非阻塞赋值
18:14
11A_线性序列机原理与应用-任务1
20:33
11B_线性序列机原理与应用-任务2
26:46
11C_线性序列机原理与应用-任务3
17:38
11D_线性序列机原理与应用-任务4
46:21
12A_什么是UART串口
34:19
12B_UART串口发送逻辑设计要点分析
19:42
12C_UART串口发送逻辑Verilog设计与仿真验证
57:28
12D_UART串口发送逻辑优化
27:23
13A_UART串口接收逻辑设计要点分析
27:41
13B_UART串口接收逻辑的Verilog设计与验证
53:28
13C_UART串口接收设计优化
14:32
14_亚稳态原理危害及应对方法详解
17:12
15A_基于状态机的按键消抖原理
21:16
15B_绘制按键消抖状态转移图
14:46
15C_基于状态机的按键消抖verilog实现
43:54
15D_按键消抖模块的仿真验证-
32:27
16A数码管动态扫描显示原理
24:04
16B_数码管动态扫描数字逻辑建模
24:58
16C_数码管动态扫描显示的Verilog实现
31:00
17A_串行移位寄存器原理详解
40:45
17B使用74HC595驱动8位8段数码管
43:21
17C使用74HC595驱动数码管动态显示
16:14
18A_基于SPI接口的ADC芯片功能和接口时序介绍
36:11
18B_使用线性序列机思路分析SPI接口的ADC芯片接口时序
23:08
18C_基于线性序列机的SPI接口ADC控制逻辑设计
49:18
19A_使用线性序列机设计SPI接口的TLV5618型DAC芯片驱动逻辑
26:44
19B_使用线性序列机思维分析SPI接口的TLV5618型DAC时序
23:03
19C_TLV5618型DAC控制器仿真和板级验证
37:45
21A_认识并理解FPGA中的存储器模型_rom
11:30
21B_学习使用Vivado中存储器资源_ROM
28:05
21C_嵌入式块存储器RAM介绍
11:11
21D_嵌入式块存储器RAM实现和仿真
29:03
22A_FIFO模型与应用场景详解
47:40
22B_FIFO模型的仿真验证
54:09
23A_时钟管理单元介绍和PLL仿真验证
27:54
24A_DDS原理详解
33:44
24B_DDS结构的FPGA实现与仿真
37:27
25A VGA成像原理与时序详解
25:00
25B VGA控制器verilog设计与实现
25:52
25C VGA控制器时序仿真调试
15:43
25D VGA控制器板级验证方法
22:36
25E 多分辨率适配VGA控制器设计
21:39
26A RGB_TFT显示屏原理与驱动实现
27:07
26B 实现串口接受图像写入RAM
27:32
26C 串口传图到RAM并TFT显示系统设计与调试
27:49
27A_AXI4协议概念与工程演示
28:06
27B_AXI4协议分析
53:51
27C_AXI4主接口代码分析
25:43
28A_fifo_axi4_adapter模块设计
40:03
28B_基于fifo_axi4_adapter模块的图像采集传输显示系统
18:31
01-基于FPGA的以太网应用课程简介
06:59
02-FPGA实现以太网现状介绍
12:54
03-UDP以太网传输回环测试实验实操
32:22
04-UDP以太网传输OV5640图像显示案例实操
24:34
05-MII-GMII-RGMII接口介绍
31:19
06-FPGA开发板的以太网电路介绍
15:44
07-MAC层帧结构详解01
22:31
08-MAC层帧结构详解02
24:08
09-GMII转RGMII接口原理与实现方法
41:28
10-RGMII转GMII接口原理与实现方法
36:31
11-ARP协议原理与报文结构
30:56
12-使用以太网组包工具构建ARP请求报文
23:58
13-手动生成ARP报文的CRC校验值
20:12
14-手动CRC的ARP报文发报实验
39:07
15-自动CRC的ARP报文发送实验
35:12
16-自动CRC的ARP报文发送实验-补充内容
05:57
17-IP协议报文格式解析
26:47
18-IP报头校验和计算原理与实现
24:58
19-UDP报文格式解析
28:14
20-UDP发送逻辑设计与验证
22:15
21-高性能UDP发送逻辑设计要点(一)
38:48
22-高性能UDP发送逻辑设计要点(二)
20:21
23-UDP数据报的接收与解析
39:45
加载中...
加载中...
小窗
客服
顶部